靜態(tài)功耗計(jì)算公式

靜態(tài)功耗是指設(shè)備上電但是信號(hào)沒有改變時(shí)所消耗的功耗。靜態(tài)功耗主要來源于：流過截止晶體管的亞閾值泄漏電流、流過柵介質(zhì)的泄漏電流、源漏擴(kuò)散區(qū)的p-n節(jié)泄漏電流（junction leakage）和競(jìng)爭(zhēng)電流。計(jì)算公式為：靜態(tài)功耗 = 靜態(tài)工作電流 * 工作電壓。

靜態(tài)功耗是什么意思

靜態(tài)功耗是指電路狀態(tài)穩(wěn)定時(shí)的功耗，其數(shù)量級(jí)很小。 通常，靜態(tài)功耗是指在沒有負(fù)載的情況下，電路中每個(gè)電阻元件的電流I和壓降V來計(jì)算每個(gè)元件的功率VI，并求和得到總功率。

靜態(tài)功耗和動(dòng)態(tài)功耗

靜態(tài)功耗和動(dòng)態(tài)功耗是電子器件中的兩種主要功耗類型。靜態(tài)功耗是指電子器件在靜態(tài)工作點(diǎn)時(shí)所消耗的功率，它的大小主要取決于器件的靜態(tài)工作點(diǎn)。當(dāng)器件所有端口邏輯狀態(tài)穩(wěn)定而不發(fā)生變化時(shí)，端口無需充/放電，器件內(nèi)部?jī)H存在泄露電流I_cc，此時(shí)的功耗就是靜態(tài)功耗。而動(dòng)態(tài)功耗則源于芯片在正常工作時(shí)因信號(hào)翻轉(zhuǎn)引起的功耗，包括負(fù)載電容充電和放電時(shí)的翻轉(zhuǎn)功耗以及pmos和nmos管的串并聯(lián)結(jié)構(gòu)都導(dǎo)通時(shí)的短路功耗。

在電路設(shè)計(jì)中，這兩種功耗都需要關(guān)注。對(duì)于靜態(tài)功耗，其來源主要是電路中的直流電流，如靜態(tài)電流和漏電流等，這些電流不隨時(shí)間變化，會(huì)導(dǎo)致電路中的能量浪費(fèi)。因此，降低靜態(tài)功耗對(duì)于整體的低功耗設(shè)計(jì)是非常重要的。同時(shí)，動(dòng)態(tài)功耗也需要控制，因?yàn)樗鼤?huì)隨著芯片工作的頻繁程度而增大，影響設(shè)備的電池續(xù)航時(shí)間和工作效率。

CMOS反相器的靜態(tài)功耗

CMOS反相器的靜態(tài)功耗是指在穩(wěn)態(tài)工作時(shí)，電源與地之間沒有通路，不會(huì)形成通路電流，因此靜態(tài)功耗為零。但是，實(shí)際電路中總有一些微弱的泄漏電流流過源或漏與襯底之間的反偏二極管，此時(shí)的靜態(tài)功耗為：P_stat=V_DDI_stat 。其中，V_DD是電源電壓，I_stat是泄漏電流。

靜態(tài)功耗單位

CMOS反相器的靜態(tài)功耗單位是瓦特（W）。這是電路設(shè)計(jì)中關(guān)心的重要問題之一，因?yàn)楣牡拇笮≈苯佑绊懙诫娐返男屎涂煽啃?。在理想情況下，CMOS反相器在穩(wěn)態(tài)工作時(shí)PMOS與NMOS不會(huì)同時(shí)導(dǎo)通，電源與地之間沒有通路，不會(huì)形成通路電流，因此靜態(tài)功耗為零。然而實(shí)際電路中總有一些微弱的泄漏電流流過源或漏與襯底之間的反偏二極管，此時(shí)的靜態(tài)功耗為：P_stat=V_DDI_stat 。其中，V_DD是電源電壓，I_stat是泄漏電流。